Successive-approximation ADC

Successive Approximation Register (SAR) ADC 是一種 ADC 作法，結果採二進位搜尋，多次 DAC 回溯比較，逐步縮小範圍確認：

1. 值先清為 0，並把輸入取樣後維持住，方便後續多次比較。
2. 最高位元預設為 1，經過 DAC 相當於和 1/2 的位置，如果比較小就清為 0。
3. 再來次高位元先設為 1，相當於和 1/2 ± 1/4 的位置比較，如果比較小就清為 0。
4. 再來 1/2 ± 1/4 ± 1/8 位置，... 愈來愈接近。
5. 如果要輸出 12-bit 的值，總共需要經過 12 次比較後輸出。

優點是省電，缺點是較慢。